| 文件名 | 版本號(hào) | 文件大小 | 發(fā)布日期 |
| HA-EDA01 FPGA模塊例程（VHDL） | Rev 1.1 | 17.4M | 2019.11.26 |
HA-EDA01 FPGA模塊VHDL語(yǔ)言編寫的實(shí)驗(yàn)例程及實(shí)驗(yàn)說(shuō)明文檔，注意：例程下載后存放的目錄結(jié)構(gòu)中不能帶有漢字，否則運(yùn)行時(shí)會(huì)報(bào)錯(cuò)。
Rev1.1：
1. 在Rev1.0版本基礎(chǔ)上增加了一個(gè)實(shí)驗(yàn)；
2. Lab01、Lab02、Lab04實(shí)驗(yàn)中計(jì)數(shù)器改為1/00秒計(jì)時(shí)精度秒表，增加了實(shí)驗(yàn)的實(shí)用性與趣味性；
